首页> 外国专利> METHOD AND SYSTEM FOR MEASURING PATTERN PLACEMENT ERROR ON A WAFER

METHOD AND SYSTEM FOR MEASURING PATTERN PLACEMENT ERROR ON A WAFER

机译:在晶片上测量图案放置误差的方法和系统

摘要

A method and system for measuring the pattern placement errors (PPE) that detect and quantify pattern placement errors on a wafer are provided. The method of measuring the pattern placement error is a method of measuring the pattern placement error (PPE) on the wafer, comprising: providing a photomask pattern; adding at least one unit cell pattern to the photomask pattern, wherein each unit cell pattern includes at least one reference design pattern and at least one PPE verification design pattern; manufacturing a photomask from the photomask pattern having one or more unit cell patterns added thereto; patterning the wafer using the manufactured photomask; providing a microscope image of the patterned wafer; and measuring, as the pattern placement error, a displacement between the at least one reference design pattern and the at least one PPE confirmation design pattern.
机译:提供一种用于测量图案放置误差(PPE)的方法和系统,该方法和系统检测并量化晶片上的图案放置误差。测量图案放置误差的方法是测量晶片上的图案放置误差(PPE)的方法,包括:提供光掩模图案;以及在光掩模图案上增加至少一个单位晶格图案,其中,每个单位晶格图案包括至少一个参考设计图案和至少一个PPE验证设计图案;由添加有一个或多个单位晶格图案的光掩模图案制造光掩模;使用制造的光掩模对晶片进行构图;提供图案化晶片的显微镜图像;作为所述图案放置误差,测量所述至少一种参考设计图案与所述至少一种PPE确认设计图案之间的位移。

著录项

  • 公开/公告号KR20180120071A

    专利类型

  • 公开/公告日2018-11-05

    原文格式PDF

  • 申请/专利权人 SAMSUNG ELECTRONICS CO. LTD.;

    申请/专利号KR20180021795

  • 发明设计人 KIM GYEONG SEOP;

    申请日2018-02-23

  • 分类号G03F7/20;G03F9;H01L21/66;

  • 国家 KR

  • 入库时间 2022-08-21 12:38:46

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号