首页> 外国专利> SYSTEM AND METHOD FOR FAST-CONVERGING DIGITAL-TO-TIME CONVERTER (DTC) GAIN CALIBRATION FOR DTC-BASED ANALOG FRACTIONAL-N PHASE LOCK LOOP (PLL)

SYSTEM AND METHOD FOR FAST-CONVERGING DIGITAL-TO-TIME CONVERTER (DTC) GAIN CALIBRATION FOR DTC-BASED ANALOG FRACTIONAL-N PHASE LOCK LOOP (PLL)

机译:用于基于DTC的模拟分数阶N相锁相环(PLL)的快速转换数字时间转换器(DTC)增益校准的系统和方法

摘要

A system and method for fast converging gain calibration for phase lock loops (PLL) are herein disclosed. According to one embodiment, a method includes receiving, with a voltage generation circuit, an input value representing a difference between a sampled voltage and a reference voltage, and adjusting, with the voltage generation circuit, the reference voltage by generating a voltage output based on the difference represented by the input value.
机译:本文公开了用于锁相环(PLL)的快速收敛增益校准的系统和方法。根据一个实施例,一种方法包括:利用电压产生电路接收表示采样电压与参考电压之间的差的输入值;以及利用电压产生电路通过基于电压产生电路产生电压输出来调节参考电压。输入值表示的差异。

著录项

  • 公开/公告号US2019212703A1

    专利类型

  • 公开/公告日2019-07-11

    原文格式PDF

  • 申请/专利权人 SAMSUNG ELECTRONICS CO. LTD.;

    申请/专利号US201816040963

  • 发明设计人 CHIH-WEI YAO;RONGHUA NI;

    申请日2018-07-20

  • 分类号G04F10;H03L7/091;H03L7/099;H03L7/089;H03M1/12;

  • 国家 US

  • 入库时间 2022-08-21 12:12:44

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号