首页> 外国专利> Clocked miller latch design for improved soft error rate

Clocked miller latch design for improved soft error rate

机译:时钟米勒锁存器设计提高了软错误率

摘要

Systems, circuits, and chips for hardening a latch/flip-flop circuit against soft errors caused by alpha and neutron radiation are provided. As an example, a latch/flip-flop circuit including a switch to selectively couple a capacitor to first and second storage nodes during a hold phase is disclosed.
机译:提供了用于使闩锁/触发器电路硬化以抵抗由α和中子辐射引起的软错误的系统,电路和芯片。作为示例,公开了一种锁存器/触发器电路,其包括在保持阶段期间选​​择性地将电容器耦合至第一和第二存储节点的开关。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号