首页> 外国专利> METHOD OF PARITY TRAINING FOR A DRAM SUPPORTING A LINK ERROR CHECKING AND CORRECTING FUNCTIONALITY

METHOD OF PARITY TRAINING FOR A DRAM SUPPORTING A LINK ERROR CHECKING AND CORRECTING FUNCTIONALITY

机译:支持链接错误检查和纠正功能的DRAM奇偶校验训练方法

摘要

A method of parity training for a dynamic random access memory, DRAM, is disclosed. The method comprises enabling a link error checking and correcting, ECC, functionality in a write operation of the DRAM, and remapping a parity function of a write parity pin to an data inversion function, a data replacing function, or a logical function, whereby data transferred to the DRAM through the write parity pin is used for indicating an inversion operation, a logical operation, or a substitution operation for data of a data pin.
机译:公开了一种用于动态随机存取存储器DRAM的奇偶校验训练的方法。该方法包括:在DRAM的写操作中启用链路错误检查和校正ECC功能,以及将写奇偶校验引脚的奇偶校验功能重新映射到数据反转功能,数据替换功能或逻辑功能,从而数据通过写奇偶校验引脚传输到DRAM的信号用于指示数据引脚的数据的反转操作,逻辑操作或替换操作。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号