数字基带芯片Gptimer模块自动测试电路结构、测试平台及方法

摘要

本发明涉及一种数字基带芯片Gptimer模块自动测试电路结构、测试平台及方法，电路结构包括数字基带芯片中的通用输入输出GPIO端口，其中数字基带芯片中的Gptimer模块与通用输入输出GPIO端口连接。测试平台包括测试主机和ARM仿真器，测试主机通过ARM仿真器与自动测试电路结构连接。方法包括对Gptimer模块复位、配置成GPTO模式、初始化通道并配置时间触发模式和触发周期、将GPIO端口使能并配置成输入模式、读取各GPIO端口寄存器值将有效数据右移组合成连续比特位、比较原始数据与读取到的有效数据。采用该种电路结构、测试平台及方法，有效提高了测试可移植性、通用性和可靠性，电路结构简单，测试过程方便快捷，工作性能稳定可靠，适用范围较为广泛。