片上系统中嵌入式逻辑芯核的故障测试系统

摘要

本发明涉及一种片上系统中嵌入式逻辑芯核的故障测试系统。它是为完善片上系统可测试性而增加的电路，其电路由一个测试访问通道组、n个测试环、n个逻辑芯核测试控制单元、一个逻辑芯核测试控制总线和一个逻辑芯核测试选择控制单元组成，n为片上系统中逻辑芯核的数量。采用本发明，能够对各个已深深嵌入片上系统内的逻辑芯核实现全面的测试访问，并且能够保证各个逻辑芯核在测试过程中的相互隔离和有效控制。本发明电路结构简单，适用于各种使用嵌入式逻辑芯核重用设计方法构建的片上系统。