一种用于多核处理器Cache一致性实物验证的装置

摘要

本发明公开了一种用于多核处理器Cache一致性实物验证的装置。其目的是为多核处理器Cache一致性提供一种开销小、效率高的实物验证装置。本装置是在单核处理器的现场可编程门阵列(Field ProgrammableGate-Array，简称FPGA)验证平台的基础上内嵌了一个虚拟处理器核(103)来实现验证多核处理器Cache一致性的目的。所述虚拟处理器核(103)能够模仿多核处理器自动产生共享存储访问请求并自动保证结果的正确性。使用本装置在单核处理器FPGA验证平台上就可以验证多核处理器Cache一致性的正确性，降低了多核处理器的FPGA实物验证代价，从而提高了多核处理器Cache一致性的验证效率，同时，在模拟验证中使用这种验证方法同样可以降低模拟验证的复杂度，提高模拟验证的速度。