一种记忆体阵列及其用于制造一记忆体阵列的方法

摘要

本发明是有关一种记忆体阵列及其用于制造一记忆体阵列的方法。该记忆体阵列，包含具有复数大略平行对准沟渠的一半导体主体。沟渠包含半导体材料，例如掺杂的非晶硅，作为此记忆体阵列的源极/漏极线。绝缘线布置于半导体主体以及沟渠内的半导体材料间。在交会点阵列内，复数字线覆盖复数沟渠及半导体主体内的沟道区域。电荷捕捉结构布置于字线及交叉点内的沟道区域间，以提供一快闪记忆胞的阵列。电荷捕捉结构包含介电材质电荷捕捉结构，作为储存资料的程序化及抹除。该用以制造上述元件的方法，包含：在沟道区域上形成此电荷捕捉结构前，布局及形成具有绝缘衬里的源极/漏极线。本发明能具有小于200纳米沟道长度，可提供高密度的NOR或AND架构的快闪内存元件。