应用于内存读取路径的自我反馈控制的流水线结构

摘要

本发明为一种应用于内存读取路径的自我反馈控制的管线架构，是具有独立的外部频率频率，其数据传送时间不受外部频率执行周期所限制，且内部控制的时序可允许弹性选择行，且外部频率讯号及内部位线感测就绪讯号间无时序上的冲突；内存读取装置具有一数据读取路径电路及一内存读取控制装置；数据读取路径电路是连接内存，以取得从该内存读取所选择的数据，且同步所选择的数据，并从该内存传输所选择的数据；内存读取控制装置是连接数据读取路径电路，以从内存中选择读取的数据，且提供自我反馈讯号，以同步传输内存中所选择的数据。