在视频RAM中的自定时实时数据传输

摘要

一种由带有用于输入行、列和目标地址的地址输入的RAM阵列以及带有串行输出端口的串行访问阵列组成的视频RAM半导体存储器设备。该视频RAM含有地址/控制逻辑，该控制逻辑提供内部地与串行时钟同步的控制信号，这是在引出指针等于比可编程的目标值或输入目标地址小1的值的期间出现的。这将使得与输入行地址对应的RAM阵列中的一行在该RAM阵列与该串行访问阵列之间传输。