FPGA的AMBA总线接口调试方法、装置及FPGA

摘要

本申请公开了一种FPGA的AMBA总线接口调试方法、装置及FPGA，该方法包括：获取目标调试命令脚本，其中，所述目标调试命令脚本为通过Vivado工具获取到的TCL脚本；调用所述Vivado工具中的JTAG to AXI IP将所述目标调试命令脚本转换为标准AXI接口数据；调用所述Vivado工具中的AXI Interconnect IP以及根据目标接口模块确定出的预设IP进行所述标准AXI接口数据对应的调试操作，以便对所述目标接口模块进行调试，其中，所述目标接口模块为所述目标调试命令脚本中的目标地址对应的接口模块。这样能够大大提高调试效率，提高了调试的灵活性。

说明书

技术领域

本申请涉及FPGA技术领域，特别涉及一种FPGA的AMBA总线接口调试方法、装置及FPGA。

背景技术

在SOC(System on Chip，系统级芯片)型FPGA系统(Field－Programmable GateArray，现场可编程门阵列)中，通常会有CPU(Central Processing Unit，中央处理器)、运行在CPU上的软件系统以及各种总线及外设接口模块。在前期开发中，调试验证是保障FPGA系统设计正确性的关键。一个复杂的SOC型FPGA系统，由众多的模块组成，很多模块都要与CPU有数据交互，由于涉及到硬件和软件的配合，调试起来比较费时费力。所以和软件联调前，硬件工程师或者逻辑工程师需要首先调试验证各个模块和CPU之间AMBA(AdvancedMicrocontroller Bus Architecture)，先进微控制器总线体系结构)总线接口数据传输的正确性。

现有的FPGA上的AMBA总线接口调试方法主要包括，方案一是编写C验证代码，通过调试软件编译生成CPU可识别的二进制文件烧写进flash后，再由CPU从flash中读取程序与硬件模块接口交互，由此进行AMBA总线接口调试。方案二是编写可综合的总线模型及测试用例生成模块，模拟CPU与硬件接口交互。但是现有技术方案一，需要逻辑工程师做软件代码的编写工作，这对于不熟悉软件或C语言的逻辑工程师来说，往往会影响调试效率。现有技术方案二，需要逻辑工程师在设计外增加额外的辅助测试代码，并且可综合的测试用例生成模块也不如软件测试代码灵活。

发明内容

有鉴于此，本申请的目的在于提供一种FPGA的AMBA总线接口调试方法、装置及FPGA，能够提高AMBA总线调试效率，且灵活性较高。其具体方案如下：

第一方面，本申请公开了一种FPGA的AMBA总线接口调试方法，应用于SOC型的FPGA，包括：

获取目标调试命令脚本，其中，所述目标调试命令脚本为通过Vivado工具获取到的TCL脚本；

调用所述Vivado工具中的JTAG to AXI IP将所述目标调试命令脚本转换为标准AXI接口数据；

调用所述Vivado工具中的AXI Interconnect IP以及根据目标接口模块确定出的预设IP进行所述标准AXI接口数据对应的调试操作，以便对所述目标接口模块进行调试，其中，所述目标接口模块为所述目标调试命令脚本中的目标地址对应的接口模块。

可选地，所述获取目标调试命令脚本，包括：

获取通过JTAG传输的所述目标调试命令脚本。

可选地，所述调用所述Vivado工具中的AXI Interconnect IP以及根据目标接口模块确定出的预设IP进行所述标准AXI接口数据对应的调试操作，以便对所述目标接口模块进行调试，包括：

若所述目标接口目标为AHB Slave接口模块，则调用所述Vivado工具中的AXIInterconnect IP以及AXI to AHB Lite Bridge IP进行所述标准AXI接口数据对应的调试操作，以便对所述AHB Slave接口模块进行调试。

可选地，所述调用所述Vivado工具中的AXI Interconnect IP以及根据目标接口模块确定出的预设IP进行所述标准AXI接口数据对应的调试操作，以便对所述目标接口模块进行调试，包括：

若所述目标接口目标为AXI Slave接口模块，则调用所述Vivado工具中的AXIInterconnect IP进行所述标准AXI接口数据对应的调试操作，以便对所述AXI Slave接口模块进行调试。

可选地，所述调用所述Vivado工具中的AXI Interconnect IP以及根据目标接口模块确定出的预设IP进行所述标准AXI接口数据对应的调试操作，以便对所述目标接口模块进行调试，包括：

若所述目标接口目标为AXI Master接口模块，则调用所述Vivado工具中的AXIInterconnect IP、AXI BRAM Controller IP以及Bock Memory Generator IP进行所述标准AXI接口数据对应的调试操作，以便对所述AXI Master接口模块进行调试。

可选地，所述调用所述Vivado工具中的AXI Interconnect IP以及根据目标接口模块确定出的预设IP进行所述标准AXI接口数据对应的调试操作，以便对所述目标接口模块进行调试，包括：

若所述目标接口目标为AHB Master接口模块，则调用所述Vivado工具中的AXIInterconnect IP、AXI BRAM Controller IP、Bock Memory Generator IP以及AHB Liteto AXI Bridge IP进行所述标准AXI接口数据对应的调试操作，以便对所述AHB Master接口模块进行调试。

可选地，所述调用所述Vivado工具中的AXI Interconnect IP、AXI BRAMController IP、Bock Memory Generator IP以及AHB Lite to AXI Bridge IP进行所述标准AXI接口数据对应的调试操作，以便对所述AHB Master接口模块进行调试，包括：

调用所述AXI BRAM Controller IP建立所述AXI Interconnect IP和所述BockMemory Generator IP之间的通信；

调用所述Bock Memory Generator IP模拟所述FPGA的内存，以存储所述标准AXI接口数据对应的目标数据；

调用所述AXI BRAM Controller IP以及所述AHB Lite to AXI Bridge IP建立所述Bock Memory Generator IP和所述AHB Master接口模块之间的通信，以便所述AHBMaster接口模块读取所述目标数据并进行相应处理，以进行所述AHB Master接口模块调试。

第二方面，本申请公开了一种FPGA的AMBA总线接口调试装置，应用于SOC型的FPGA，包括：

数据获取模块，用于获取目标调试命令脚本，其中，所述目标调试命令脚本为通过Vivado工具获取到的TCL脚本；

第一IP调用模块，用于调用所述Vivado工具中的JTAG to AXI IP将所述目标调试命令脚本转换为标准AXI接口数据；

第二IP调用模块，用于调用所述Vivado工具中的AXI Interconnect IP以及根据目标接口模块确定出的预设IP进行所述标准AXI接口数据对应的调试操作，以便对所述目标接口模块进行调试，其中，所述目标接口模块为所述目标调试命令脚本中的目标地址对应的接口模块。

可选地，所述第二IP调用模块，用于：

在所述目标接口目标为AHB Master接口模块时，调用所述Vivado工具中的AXIInterconnect IP、AXI BRAM Controller IP、Bock Memory Generator IP以及AHB Liteto AXI Bridge IP进行所述标准AXI接口数据对应的调试操作，以便对所述AHB Master接口模块进行调试。

第三方面，本申请公开了一种SOC型的FPGA，包括：

存储器和处理器；

其中，所述存储器，用于存储计算机程序；

所述处理器，用于执行所述计算机程序，以实现前述公开的FPGA的AMBA总线接口调试方法。

可见，本申请先获取目标调试命令脚本，其中，所述目标调试命令脚本为通过Vivado工具获取到的TCL脚本，然后调用所述Vivado工具中的JTAG to AXI IP将所述目标调试命令脚本转换为标准AXI接口数据，并调用所述Vivado工具中的AXI Interconnect IP以及根据目标接口模块确定出的预设IP进行所述标准AXI接口数据对应的调试操作，以便对所述目标接口模块进行调试，其中，所述目标接口模块为所述目标调试命令脚本中的目标地址对应的接口模块。这样利用Vivado工具里的JTAG to AXI IP，再配合AXIInterconnect IP以及与待调试模块对应的IP，即可使用TCL命令脚本调试AMBA总线接口，这样利用现有成熟IP，并通过TCL命令脚本便可以参数化的生成测试用例，能够大大提高调试效率，提高了调试的灵活性。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请公开的一种FPGA的AMBA总线接口调试方法流程图；

图2为本申请公开的一种具体的FPGA的AMBA总线接口调试方法流程图；

图3为本申请公开的一种FPGA的AMBA总线接口调试框图；

图4为本申请公开的一种FPGA的AMBA总线接口调试装置结构示意图；

图5为本申请公开的一种SOC型的FPGA结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

目前，FPGA上的AMBA总线接口调试中的编写C验证代码进行调试方法，需要逻辑工程师做软件代码的编写工作，这对于不熟悉软件或C语言的逻辑工程师来说，往往会影响调试效率。而编写可综合的总线模型及测试用例生成模块，模拟CPU与硬件接口交互的调试方法，需要逻辑工程师在设计外增加额外的辅助测试代码，并且可综合的测试用例生成模块也不如软件测试代码灵活。有鉴于此，本申请提出了一种FPGA的AMBA总线接口调试方法，能够提高AMBA总线调试效率，且灵活性较高。

参见图1所示，本申请实施例公开了一种FPGA的AMBA总线接口调试方法，应用于SOC型的FPGA，该方法包括：

步骤S11：获取目标调试命令脚本，其中，所述目标调试命令脚本为通过Vivado工具获取到的TCL脚本。

在具体的实施过程中，需要先获取目标调试命令脚本，以便利用所述目标调试命令脚本对本地的AMBA总线接口进行调试，其中，所述目标调试命令脚本为通过Vivado工具获取到的TCL(Tool Command Language，工具命令语言)脚本。Vivado工具为Xilinx FPGA开发工具。

步骤S12：调用所述Vivado工具中的JTAG to AXI IP将所述目标调试命令脚本转换为标准AXI接口数据。

在获取到所述目标调试命令脚本之后，还需要调用所述Vivado工具中的JTAG toAXI IP将所述目标调试命令脚本转换为标准AXI接口数据。其中，JTAG(Joint Test ActionGroup)为一种国际标准测试协议，AXI(Advanced eXtensible Interface)为高级可拓展接口，JTAG to AXI Master IP为Vivado工具中的一款可配置IP(也即IP核，IntellectualProperty core)，可将JTAG事务转化成AXI事务处理，支持AXI 4和AXI-Lite协议，作为master接口连接至AXI Interconnect IP，AXI Interconnect IP为一款可配置IP，将符合AXI事务的器件互联，此处将JTAG to AXI IP接口扩展，即下级多个AXI从器件都通过该AXIInterconnect IP连接到JTAG to AXI主器件。

步骤S13：调用所述Vivado工具中的AXI Interconnect IP以及根据目标接口模块确定出的预设IP进行所述标准AXI接口数据对应的调试操作，以便对所述目标接口模块进行调试，其中，所述目标接口模块为所述目标调试命令脚本中的目标地址对应的接口模块。

在将所述目标调试命令脚本转换为标准AXI接口数据之后，还需要调用所述Vivado工具中的AXI Interconnect IP以及根据目标接口模块确定出的预设IP进行所述标准AXI接口数据对应的调试操作，以便对所述目标接口模块进行调试，其中，所述目标接口模块为所述目标调试命令脚本中的目标地址对应的接口模块。

具体的，所述FPGA上的AMBA总线接口可以包括AHB(Advanced High-performanceBus，高级高性能总线)接口模块、AXI接口模块以及APB(Advanced Peripheral Bus，高级外设总线)接口模块，所以除调用所述AXI Interconnect IP外，还需要调用所述Vivado工具中与目标接口模块对应的预设IP，以便对所述目标接口模块进行调试。

可见，本申请先获取目标调试命令脚本，其中，所述目标调试命令脚本为通过Vivado工具获取到的TCL脚本，然后调用所述Vivado工具中的JTAG to AXI IP将所述目标调试命令脚本转换为标准AXI接口数据，并调用所述Vivado工具中的AXI Interconnect IP以及根据目标接口模块确定出的预设IP进行所述标准AXI接口数据对应的调试操作，以便对所述目标接口模块进行调试，其中，所述目标接口模块为所述目标调试命令脚本中的目标地址对应的接口模块。这样利用Vivado工具里的JTAG to AXI IP，再配合AXIInterconnect IP以及与待调试模块对应的IP，即可使用TCL命令脚本调试AMBA总线接口，这样利用现有成熟IP，并通过TCL命令脚本便可以参数化的生成测试用例，能够大大提高调试效率，提高了调试的灵活性。

参见图2所示，本申请实施例公开了一种具体的FPGA的AMBA总线接口调试方法，应用于SOC型的FPGA，该方法包括：

步骤S21：获取通过JTAG传输的所述目标调试命令脚本，其中，所述目标调试命令脚本为通过Vivado工具获取到的TCL脚本。

在实际应用中，可以获取通过JTAG传输的所述目标调试命令脚本，其中，所述目标调试命令脚本为通过Vivado工具获取到的TCL脚本。

具体的，如果所述FPGA中的AMBA总线接口中的AXI Slave接口模块的地址为10000000，则一个32bit数据的AXI突发写事务可以通过如下的TCL命令脚本进行创建：

create_hw_axi_txnwr_txn_lite[get_hw_axis hw_axi_1]-address 10000000–data11223344-type write

run_hw_axiwr_txn_lite

delete_hw_axi_txnwr_txn_lite

步骤S22：调用所述Vivado工具中的JTAG to AXI IP将所述目标调试命令脚本转换为标准AXI接口数据。

步骤S23：调用所述Vivado工具中的AXI Interconnect IP以及根据目标接口模块确定出的预设IP进行所述标准AXI接口数据对应的调试操作，以便对所述目标接口模块进行调试，其中，所述目标接口模块为所述目标调试命令脚本中的目标地址对应的接口模块。

在将所述目标调试命令脚本转换为标准AXI接口数据之后，还需要调用所述Vivado工具中的AXI Interconnect IP以及根据目标接口模块确定出的预设IP进行所述标准AXI接口数据对应的调试操作，以便对所述目标接口模块进行调试，其中，所述目标接口模块为所述目标调试命令脚本中的目标地址对应的接口模块。

具体的，当所述目标接口模块为AHB Slave接口模块，则调用所述Vivado工具中的AXI Interconnect IP以及AXI to AHB Lite Bridge IP进行所述标准AXI接口数据对应的调试操作，以便对所述AHB Slave接口模块进行调试。其中，AXI to AHB Lite Bridge IP为一款可配置IP，将AXI事务转化成AHB-Lite事务处理。所述AHB Slave接口模块主要负责CPU和寄存器之间的数据交互过程。

当所述目标接口目标为AXI Slave接口模块，则调用所述Vivado工具中的AXIInterconnect IP进行所述标准AXI接口数据对应的调试操作，以便对所述AXI Slave接口模块进行调试。所述AXI Interconnect IP传输的是标准AXI接口数据，所以对于AXI Slave接口模块来说，可以直接调用所述AXI Interconnect IP进行所述标准AXI接口数据对应的调试操作。

当所述目标接口目标为AXI Master接口模块，则调用所述Vivado工具中的AXIInterconnect IP、AXI BRAM Controller IP以及Bock Memory Generator IP进行所述标准AXI接口数据对应的调试操作，以便对所述AXI Master接口模块进行调试。AXI Master接口模块，一般功能都是和内存或DDR(Double Data Rate双倍速率同步动态随机存储器)进行数据交互。所以调用Bock Memory Generator IP代替内存或DDR，并调用所述AXI BRAMController IP建立所述AXI Interconnect IP和所述Bock Memory Generator IP之间的通信连接，可通过命令脚本往Bock Memory Generator IP里写入目标数据。AXI Master接口模块从Bock Memory Generator IP里读出目标数据做正确性对比或进行后续处理等。所述AXI BRAM Controller IP为一款可配置IP，符合AXI Slave协议，与AXI互联器件或AXIMaster器件连接，从而能够与本地BRAM(Block RAM，块RAM)进行通信。

当所述目标接口目标为AHB Master接口模块，则调用所述Vivado工具中的AXIInterconnect IP、AXI BRAM Controller IP、Bock Memory Generator IP以及AHB Liteto AXI Bridge IP进行所述标准AXI接口数据对应的调试操作，以便对所述AHB Master接口模块进行调试。具体的，调用所述AXI BRAM Controller IP建立所述AXI InterconnectIP和所述Bock Memory Generator IP之间的通信；调用所述Bock Memory Generator IP模拟所述FPGA的内存，以存储所述标准AXI接口数据对应的目标数据；调用所述AXI BRAMController IP以及所述AHB Lite to AXI Bridge IP建立所述Bock Memory GeneratorIP和所述AHB Master接口模块之间的通信，以便所述AHB Master接口模块读取所述目标数据并进行相应处理，以进行所述AHB Master接口模块调试。因为AXI BRAM Controller IP仅能连接AXI器件，所以对于AHB Master接口模块来说，需要增加AHB Lite to AXI Bridge模块以把AHB事务转换成AXI事务。其中，所述AHB Lite to AXI Bridge IP为一款可配置IP，将AHB-Lite事务转化成AXI事务处理。

AXI读事务、AXI-Lite写事务、AXI-Lite读事务生成过程与AXI写事务的过程类似，通过TCL脚本，可以很方便的生成参数化的用例。

参见图3所示，为一种FPGA上AMBA总线接口调试的框图。获取通过JTAG传输的所述目标调试命令脚本之后，调用Vivado工具中的JTAG to AXI IP将所述目标调试命令脚本转换为标准AXI接口数据。然后调用所述Vivado工具中的AXI Interconnect IP进行所述标准AXI接口数据对应的调试操作，以便对所述AXI Slave接口模块进行调试。调用所述Vivado工具中的AXI Interconnect IP以及AXI to AHB Lite Bridge IP进行所述标准AXI接口数据对应的调试操作，以便对所述AHB Slave接口模块进行调试。以及调用所述Vivado工具中的AXI Interconnect IP、AXI BRAM Controller IP以及Bock Memory Generator IP进行所述标准AXI接口数据对应的调试操作，以便对所述AXI Master接口模块进行调试。调用所述Vivado工具中的AXI Interconnect IP、AXI BRAM Controller IP、Bock MemoryGenerator IP以及AHB Lite to AXI Bridge IP进行所述标准AXI接口数据对应的调试操作，以便对所述AHB Master接口模块进行调试。

参见图4所示，本申请实施例公开了一种FPGA的AMBA总线接口调试装置，应用于SOC型的FPGA，包括：

数据获取模块11，用于获取目标调试命令脚本，其中，所述目标调试命令脚本为通过Vivado工具获取到的TCL脚本；

第一IP调用模块12，用于调用所述Vivado工具中的JTAG to AXI IP将所述目标调试命令脚本转换为标准AXI接口数据；

第二IP调用模块13，用于调用所述Vivado工具中的AXI Interconnect IP以及根据目标接口模块确定出的预设IP进行所述标准AXI接口数据对应的调试操作，以便对所述目标接口模块进行调试，其中，所述目标接口模块为所述目标调试命令脚本中的目标地址对应的接口模块。

可见，本申请先获取目标调试命令脚本，其中，所述目标调试命令脚本为通过Vivado工具获取到的TCL脚本，然后调用所述Vivado工具中的JTAG to AXI IP将所述目标调试命令脚本转换为标准AXI接口数据，并调用所述Vivado工具中的AXI Interconnect IP以及根据目标接口模块确定出的预设IP进行所述标准AXI接口数据对应的调试操作，以便对所述目标接口模块进行调试，其中，所述目标接口模块为所述目标调试命令脚本中的目标地址对应的接口模块。这样利用Vivado工具里的JTAG to AXI IP，再配合AXIInterconnect IP以及与待调试模块对应的IP，即可使用TCL命令脚本调试AMBA总线接口，这样利用现有成熟IP，并通过TCL命令脚本便可以参数化的生成测试用例，能够大大提高调试效率，提高了调试的灵活性。

具体的，所述数据获取模块11，用于：

获取通过JTAG传输的所述目标调试命令脚本。

进一步的，所述第二IP调用模块13，用于：

在所述目标接口目标为AHB Slave接口模块时，则调用所述Vivado工具中的AXIInterconnect IP以及AXI to AHB Lite Bridge IP进行所述标准AXI接口数据对应的调试操作，以便对所述AHB Slave接口模块进行调试。

进一步的，所述第二IP调用模块13，用于：

在所述目标接口目标为AXI Slave接口模块时，则调用所述Vivado工具中的AXIInterconnect IP进行所述标准AXI接口数据对应的调试操作，以便对所述AXI Slave接口模块进行调试。

进一步的，所述第二IP调用模块13，用于：

在所述目标接口目标为AXI Master接口模块时，则调用所述Vivado工具中的AXIInterconnect IP、AXI BRAM Controller IP以及Bock Memory Generator IP进行所述标准AXI接口数据对应的调试操作，以便对所述AXI Master接口模块进行调试。

进一步的，所述第二IP调用模块13，用于：

在所述目标接口目标为AHB Master接口模块时，调用所述Vivado工具中的AXIInterconnect IP、AXI BRAM Controller IP、Bock Memory Generator IP以及AHB Liteto AXI Bridge IP进行所述标准AXI接口数据对应的调试操作，以便对所述AHB Master接口模块进行调试。

进一步的，所述第二IP调用模块13，具体用于：

调用所述AXI BRAM Controller IP建立所述AXI Interconnect IP和所述BockMemory Generator IP之间的通信；

调用所述Bock Memory Generator IP模拟所述FPGA的内存，以存储所述标准AXI接口数据对应的目标数据；

调用所述AXI BRAM Controller IP以及所述AHB Lite to AXI Bridge IP建立所述Bock Memory Generator IP和所述AHB Master接口模块之间的通信，以便所述AHBMaster接口模块读取所述目标数据并进行相应处理，以进行所述AHB Master接口模块调试。

进一步的，参见图5所示，本申请实施例还公开了一种SOC型的FPGA，包括：处理器21和存储器22。

其中，所述存储器22，用于存储计算机程序；所述处理器21，用于执行所述计算机程序，以实现前述实施例中公开的FPGA的AMBA总线接口调试方法。

其中，关于上述FPGA的AMBA总线接口调试方法的具体过程可以参考前述实施例中公开的相应内容，在此不再进行赘述。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

最后，还需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或者操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得一系列包含其他要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本申请所提供的一种FPGA的AMBA总线接口调试方法、装置及FPGA进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。