一种用于减少乘法器的FIR滤波器及其输出计算方法

摘要

本发明公开了一种用于减少乘法器的FIR滤波器及其输出计算方法，所述FIR滤波器包括依次连接的直流计算单元，L个不同频率的点频计算单元以及补充计算单元，所述直流计算单元用于对滤波器系数为直流的滤波器部分输出结果S10(n)进行迭代运算；点频计算单元，包括从频率1到频率L共L个点频迭代计算单元，所述频率1到频率L均为对滤波器系数在频域截断后得到频率，用于对滤波器系数为不同点频的滤波器部分输出S1k(n)进行迭代运算；补充计算单元，用于计算不参与迭代运算的滤波器系数第一项与当前输入信号的乘积。本发明可以大大的减少滤波器实现时的乘法器个数，从而减少用FPGA或DSP实现FIR滤波器的资源消耗。