首页> 中国专利> 一种用于减少乘法器的FIR滤波器及其输出计算方法

一种用于减少乘法器的FIR滤波器及其输出计算方法

页面导航

摘要

本发明公开了一种用于减少乘法器的FIR滤波器及其输出计算方法，所述FIR滤波器包括依次连接的直流计算单元，L个不同频率的点频计算单元以及补充计算单元，所述直流计算单元用于对滤波器系数为直流的滤波器部分输出结果S1

1. 一种用于减少乘法器的FIR滤波器及其输出计算方法 [P] . 中国专利： CN109921763B . 2021-10-22
2. 一种用于减少乘法器的FIR滤波器及其输出计算方法 [P] . 中国专利： CN109921763A . 2019-06-21
3. Delay correction apparatus for interactive type A/D converter, has FIR filter which alternately outputs delay digital signal with maximum value and delay digital signals added after multiplying with preset coefficients [P] . 德国专利： DE10147337A1 . 2002-04-18

机译：用于交互式A / D转换器的延迟校正装置，具有FIR滤波器，该FIR滤波器交替输出最大值的延迟数字信号和与预定系数相乘后相加的延迟数字信号。
4. Floating-point type multiplier and its calculation method reduced the critical path by the use of delay matching technology [P] . 日本专利： JP3761977B2 . 2006-03-29

机译：浮点型乘法器及其计算方法通过使用延迟匹配技术减少了关键路径
5. Digital circuit e.g. signal processor, for clock interpolation, has multiplier that multiplies frequency value of input signal measured by measuring circuit with interpolation factor and outputs multiplied value to oscillator [P] . 德国专利： DE102004050621A1 . 2005-06-02

机译：数字电路用于时钟插值的信号处理器，具有乘法器，该乘法器将由测量电路测量的输入信号的频率值与插值因子相乘，并将相乘后的值输出至振荡器