一种基于FPGA的系统内时钟同步和时间同步的方法及装置

摘要

本申请公开了一种基于FPGA的系统内时钟同步和时间同步的方法及装置，该方法包括：通过FPGA接收主子系统发送的参考时钟，并输出与所述参考时钟同频的第一时钟，以更新从子系统的系统时钟；基于与所述参考时钟同频的第一时钟进行比特信息的采样，并解析所述采样的比特信息对应的数据帧；根据所述解析后的数据帧提取出所述主子系统的系统时间；在所述主子系统的系统时间的基础上加上线路延迟时间后，输出与所述主子系统的系统时间实时同步的第一时间，以更新所述从子系统的系统时间。本申请实现了系统时钟同步和系统时间同步，且实现方法简单可靠。