一种提高共模抑制比的差分采样电路及方法

摘要

本申请提供了一种提高共模抑制比的差分采样电路及方法，所述差分采样电路的第一电阻的第一端连接第一电源，第二端连接差分放大器的同相输入端；第二电阻的第一端连接第一电阻的第二端以及差分放大器的同相输入端，第二端接地；第三电阻的第一端连接第二电源，第二端连接差分放大器的反向输入端；第四电阻的第一端连接第三电阻的第二端以及差分放大器的反向输入端，第四电阻的第二端连接差分放大器的输出端；阻值可调模块的第一端连接第一电源以及第一电阻的第一端，阻值可调模块的第二端连接第二电阻的第二端。本申请通过调节阻值可调模块的阻值，使得共模引起的输出电压接近于零，使差得分放大后的输出电压趋近于一稳定值，从而提高了输出精度。