约瑟夫森结阵列制备方法、约瑟夫森结阵列以及电子器件

摘要

本申请提供一种约瑟夫森结阵列制备方法、约瑟夫森结阵列以及电子器件。本申请提供多元材料叠层应变、刻蚀剖面形貌一体调控工艺，攻克了量子电压芯片工艺技术瓶颈，实现了对薄膜的应力调节和叠层应力匹配，使得薄膜的整体应力减小，解决晶面断裂问题，有利于提高薄膜性能。通过调控Nb溅射功率或/和Si溅射功率，实现对Nb_xSi_1‑x层中Nb和Si的成分比例的调节，精确调整电阻率，使其为正常态金属属性。通过调控刻蚀气体的比例和光学终点探测方法，实现了对刻蚀进程的精确稳定控制。在工艺中提供带有各种测试、监测功能的片上单元设计，实现芯片制备中及完成后的多参数检测，全链条严格把控工艺过程，提高了约瑟夫森结阵列的性能及稳定性。