一种逻辑电路的优化方法及优化装置

摘要

本申请公开了一种逻辑电路的优化方法及优化装置，该方法包括：识别逻辑电路中的至少一个三态缓存器；判断所述三态缓存器至所述逻辑电路输出端口之间所有的逻辑单元是否可优化；若可优化，收集并复制所述所有的逻辑单元；创建端口三态缓存器，其输出连接所述输出端口；重构收集的所述所有的逻辑单元，将其输出连接所述端口三态缓存器的数据信号；重构复制的所述所有的逻辑单元，将其输出连接所述端口三态缓存器的控制信号。