一种高速并行多路分数延时滤波器实现方法

摘要

本发明属于通信技术领域，涉及一种基于拉格朗日插值的高速并行多路分数延时滤波器实现技术。本发明使分数延时滤波器，可以应用在高速、并行多路的条件下，同时使用拉格朗日插值算法简化了求解滤波器系数的过程。本发明所提出的基于拉格朗日插值的高速并行多路分数延时滤波器实现技术，适合在FPGA、DSP等高速平台中实现，便于实际应用。