一种应用于AD源同步数据接收的FPGA动态相位调整方法

摘要

为克服现有基于XILINX公司FPGA的动态相位调整(DPA)方法无法满足双边沿数据率低于400Mbps源同步数据接收的应用需求问题，本发明提供了一种应用于AD源同步数据接收的FPGA动态相位调整方法。包括步骤:1)FPGA初始化AD；2)配置AD工作在训练模式，输出训练字；3)接收AD输出的串行数据并转换为并行数据；4)DPA调整；5)BITSLIP调整。本发明在DPA调整环节，充分利用了先验信息，即已知AD源同步数据频率，只查找串行数据流高低电平变化的上升沿，通过计算获得IDELAY最优延迟系数，简化了DPA流程；由于只查找串行数据流高低电平变化的上升沿，延迟最多需覆盖1bit数据的宽度，DPA数据率大于203MHz即可，降低了现有DPA方法对数据率的下限要求，能满足数据率低于400Mbps源同步数据接收的应用需求。