一种ASIC和FPGA异构紧耦合结构

摘要

本发明公开一种ASIC和FPGA异构紧耦合结构，包括FPGA密码算法单元、ASIC密码算法单元以及安全防护单元；所述FPGA密码算法单元与ASIC密码算法单元互联；所述安全防护单元与FPGA密码算法单元、ASIC密码算法单元连接；所述FPGA密码算法单元用于调用ASIC中的可重构密码算法单元构建不同的算法模块和算法框架；所述ASIC密码算法单元用于实现不同密码算法中可共用的中粒度运算单元。本发明实现灵活性强，处理性能高，并且降低了实现的复杂度，可以满足可配置安全计算平台对高适应性、高性能的可重构密码算法芯片的需求，提升了芯片的安全性，扩展了密码芯片的安全应用领域。