基于FPGA的逻辑IP总线互联实现装置

摘要

本发明涉及一种基于FPGA的逻辑IP总线互联实现装置，包括AXI4Lite总线接口互联单元以及逻辑功能封装单元；逻辑功能封装单元包括AXI4Lite总线协议解析模块和寄存器模块；AXI4Lite总线协议解析模块用于将AXI4Lite协议转化为所述逻辑功能封装单元内部的寄存器读/写总线协议；所述寄存器模块用于将所属的逻辑功能封装单元的预设功能、算法转化为参数化控制指令，并将所述参数化控制指令以寄存器的形式实现。本发明由于IP实现形式所占用的可编程逻辑资源很少，可在不同的FPGA可编程逻辑平台上去实现，通过实现兼容AMBA AXI4Lite标准总线协议，可将不同功能、不同时钟域的逻辑功能IP互连、扩展到兼容AMBA标准总线的片上SOC处理器系统中。