数字延迟单元与信号延迟电路

摘要

本发明提供一种数字延迟单元与信号延迟电路，该数字延迟单元，由多个NAND栅所组成。该数字延迟单元包括一第一延迟路径与一第二延迟路径。该第一延迟路径，耦接在一第一输入端与一输出端之间，用以提供一个NAND栅的时间延迟。该第二延迟路径，耦接在一第二输入端与该输出端之间，可用以提供三个NAND栅的时间延迟。