基于ARM的嵌入式实时EtherCAT主站构建方法

摘要

本发明涉及基于ARM的嵌入式实时EtherCAT主站构建方法，通过CPU与ARM共用FPGA内存，实现CPU与ARM之间的数据通讯，包括以下步骤：主站进行初始化；CPU发送控制指令至FPGA的内存中，ARM从FPGA中获取控制指令与从站进行周期性通讯或非周期性通讯。本发明节约成本。本发明使用LPC4330高性能嵌入式处理器，可在原有PCI总线基础上进行更改，相比于传统基于工业PC机实现EtherCAT主站更具有成本优势。本发明实现的嵌入式EtherCAT主站可以直接集成在嵌入式系统中使用，无需修改原有数控系统软件。减轻主机运算任务，降低CPU使用率，提升运行速度。本发明实现的嵌入式EtherCAT主站可以分担由协议产生的分布时钟、状态机以及帧运算等所产生的程序任务。