一种基于改进部分积阵列的修正Booth编码乘法器

摘要

本发明提出了一种用于改进部分积阵列数目的修正Booth乘法器的电路结构。该电路结构针对修正Booth编码产生的部分积，将额外的一行纠错字与第一行和最后一行部分积相加运算，以最短的路径传递到最高位，消除了额外的一行纠错字，减少了一级部分积压缩，有效地提高了乘法器速度。