消除内存访问等待的数字信号处理器内存控制方法

摘要

一种消除内存访问等待的数字信号处理器内存控制方法，用于数字信号处理器中的内存控制单元的设计。将读写操作流水层分隔成数据地址产生、地址访问、内存读及内存写四个基本层次，并且将写内存设计在第四层以消除访存等待，在发生内存写后读冲突时，采用读操作先拥有内存总线的控制权，而将写操作内容暂时存入写回队列的方式解决，以提高数字信号处理器的性能。本发明将读写操作流水层分隔并采用硬件写回队列的方法，在硬件层次上实现了一种数据相关消除的方案，且对于数字信号处理器软件开发过程完全透明，从而使得数字信号处理器在达到高主频的同时实现高效的处理效率。