基于FPGA的高标清可混播的多画面分割器及分割方法

摘要

本发明提供一种基于FPGA的高标清可混播的多画面分割器，包括多个高速串行接口接收模块、多个辅助数据提取和显示模块、多个视频缩放模块，高速串行接口接收模块、辅助数据提取和显示模块、视频缩放模块相互配合形成多组，分别处理多路SDI视频信号；多个视频缩放模块分别与视频拼接模块连接；视频拼接模块分别与存储模块、HDMI发送芯片所需信号模块以及高速串行接口发送模块连接。本发明还提供一种基于FPGA的多画面分割方法。本发明选用FPGA作为主芯片，采用一片外部存储器，使用三次插值方法对视频缩放，同时通过对多路视频写入存储器的时间控制，使得分割器只需一个存储器并且不需要使用收费的IP核，大大降低成本。