法律状态公告日
法律状态信息
法律状态
2017-11-17
授权
授权
2014-09-24
实质审查的生效 IPC(主分类):H03K 19/094 申请日:20131227
实质审查的生效
2014-09-24
实质审查的生效 IPC(主分类):H03K 19/094 申请日:20131227
实质审查的生效
2014-08-27
公开
公开
2014-08-27
公开
公开
机译: 低时钟能量双沿触发触发器电路
机译: 数据保持电路用于边沿触发触发器的锁存电路,具有上拉/下拉路径,该上拉/下拉路径接收并与时钟同步地将输入数据作为上拉/下拉控制信号保留
机译: 使用相反的时钟边沿触发触发器的电路设计中的时序优化