首页> 中国专利> 带有扫描结构的三级伪单相时钟触发器

带有扫描结构的三级伪单相时钟触发器

页面导航

摘要
著录项
法律信息
相似文献

摘要

一种带有扫描结构的三级伪单相时钟触发器，由控制信号产生电路、数据产生电路、第二级动态电路和数据输出电路四个部分组成，触发器有四个输入端和一个输出端，触发器的四个输入端分别是数据线信号输入端、时钟信号输入端、扫描输入端和选择信号输入端。本发明采用了三级动态电路的结构，T

著录项

公开/公告号CN105071789B

专利类型发明专利
公开/公告日2017-08-25

原文格式PDF
申请/专利权人中国人民解放军国防科学技术大学;
展开▼

申请/专利号CN201510570570.9
发明设计人刘尧;黄号添;刘海彬;李振涛;郭阳;孙永节;张秋萍;付志刚;唐茜;
展开▼

申请日2015-09-09
分类号
代理机构北京中济纬天专利代理有限公司;
代理人胡伟华
地址 410073 湖南省长沙市开福区德雅路109号
入库时间 2022-08-23 10:00:04

法律信息

法律状态公告日

法律状态信息

法律状态
2017-08-25

授权

授权
2015-12-16

实质审查的生效 IPC(主分类):H03K 3/02 申请日:20150909

实质审查的生效
2015-12-16

实质审查的生效 IPC(主分类):H03K 3/02 申请日:20150909

实质审查的生效
2015-11-18

公开

公开
2015-11-18

公开

公开

相似文献

专利
中文文献
外文文献

1. 带有扫描结构的三级伪单相时钟触发器 [P] . 中国专利： CN105071789B . 2017.08.25
2. 一种基于单相位时钟的抗辐射触发器电路结构 [P] . 中国专利： CN105141291B . 2018.02.09
3. Dual rail precharged flip-flop for use in intelligent chip cards has master-slave structure, master and slave each have dynamic input stage and are clocked by single-phase clock; precharge states in interior of flip-flop are high states [P] . 德国专利： DE102004037591A1 . 2006-03-16

机译：用于智能芯片卡的双轨预充电触发器具有主从结构，主从均具有动态输入级，并由单相时钟提供时钟;触发器内部的预充电状态为高状态
4. Tertiary RS flip-flop for use in digital computer, has two NOR gates, and tertiary flip flop drive, including two output stages and p-binary AND gate having carry signal, in P.NP logical OR-OR dual gate [P] . 德国专利： DE202005011862U1 . 2005-11-03

机译：用于数字计算机的第三级RS触发器，具有两个NOR门，以及第三级触发器驱动器，包括两个输出级和带有进位信号的p二进制AND门，采用P.NP逻辑或或双门
5. Bus network with decentralised clock e.g. for LAN-coupled electronic components - has test circuit, contg. D=flip=flop, processor and local clock, which starts local clock if bus clock is not present, each component having different time delay for activation of local clock [P] . 德国专利： DE4240145A1 . 1994-06-01

机译：带有分散时钟的总线网络，例如用于局域网耦合的电子组件-带有测试电路，续D =触发器=触发器，处理器和本地时钟，如果不存在总线时钟，它将启动本地时钟，每个组件具有不同的时间延迟以激活本地时钟