具有命中及多命中检测的混合动态‑静态编码器

摘要

本文所描述的混合动态‑静态编码器组合动态及静态逻辑以在具有等效逻辑延迟的情况下提供相对于完全动态编码器的区域节省、电力节省及泄漏节省。举例来说，所述混合动态‑静态编码器包含恒等的顶部半部及底部半部，所述顶部半部及底部半部经组合以产生最终经编码索引输出、命中输出及多命中输出。每一编码器半部将动态网用于每一索引位，其中与搜索关键字匹配的行被加圆点。如果行已被加圆点以指示所述行与所述搜索关键字匹配，那么与其相关联的所述动态网经评估以反映与所述行相关联的索引。因此，所述混合动态‑静态编码器具有一组缩减的较小动态网，其充分利用横越索引动态网、命中动态网及多命中动态网的冗余下拉结构。