首页> 中国专利> 数据的锁存时刻调整装置

数据的锁存时刻调整装置

页面导航

摘要
著录项
法律信息
相似文献

摘要

一种数据的锁存时刻调整装置，读出控制部(104)读出写入存储器(100)中的检查用数据保管部(102)的最初的检查用数据，并且把闩脉冲信号(s104c)向延迟选择部(105)输出。选择部(105a)把用开始的延迟电路(1051)延迟了所述闩脉冲信号(s104c)的延迟脉冲信号向门闩电路(106)输出。门闩电路(106)在接收延迟脉冲信号时，锁存来自存储器(100)的检查用数据。下次，从存储器(100)读出下一数据，并且选择部(105a)把通过位于下一级的延迟电路(1052)延迟的延迟脉冲信号向门闩电路(106)输出。一边把应该设置的门闩电路的个数限制在很少，一边自动调整数据的锁存时刻。

著录项

公开/公告号CN1260655C

专利类型发明授权
公开/公告日2006-06-21

原文格式PDF
申请/专利权人松下电器产业株式会社;
展开▼

申请/专利号CN200310116444.3
发明设计人关口裕二;三木阳一郎;
展开▼

申请日2003-11-21
分类号
代理机构中科专利商标代理有限责任公司;
代理人汪惠民
地址日本大阪府
入库时间 2022-08-23 08:58:19

法律信息

法律状态公告日

法律状态信息

法律状态
2014-01-15

未缴年费专利权终止 IPC(主分类):G06F 12/00 授权公告日:20060621 终止日期:20121121 申请日:20031121

专利权的终止
2006-06-21

授权

授权
2004-08-18

实质审查的生效

实质审查的生效
2004-06-09

公开

公开

相似文献

专利
中文文献
外文文献

1. 数据的锁存时刻调整装置 [P] . 中国专利： CN1260655C . 2006.06.21
2. 数据锁存电路、数据锁存电路的驱动方法以及显示器件 [P] . 中国专利： CN1855186A . 2006-11-01
3. Data input circuit for display control dual-port memory - latches width of data latch pulse which is latching data input signals in block write mode [P] . 德国专利： DE4024724A1 . 1992-02-13

机译：用于显示控制双端口存储器的数据输入电路-锁存数据锁存脉冲的宽度，该脉冲在块写入模式下锁存数据输入信号
4. Latch circuit, flip-flop having the same and data latching method [P] . 美国专利： US8432188B2 . 2013-04-30

机译：锁存电路，具有该锁存电路的触发器和数据锁存方法
5. Semiconductor memory device having a circuit for latching data from a data line of a data output path and a related data latching method [P] . 美国专利： US6249483B1 . 2001-06-19

机译：具有用于锁存来自数据输出路径的数据线的数据的电路的半导体存储装置和相关的数据锁存方法