一种静态随机存取存储器时序控制电路

摘要

本发明公开了一种静态随机存取存储器时序控制电路，包括放大器控制电路、译码控制电路和预充控制电路，其中，预充控制电路由第一反相器、第二反相器、第三反相器以及三输入或非门构成；译码控制电路由第四反相器、第五反相器、第六反相器以及第一与非门构成；放大器控制电路由第七反相器、第八反相器、第九反相器以及第二与非门构成。该电路简单有效，易实现，在各种架构的SRAM中具有通用性。