用于减少输入测试模式的输入周期数的半导体存储器

摘要

提供一种半导体存储器，可以达到减少测试时间和测试模式复杂程度的目的。该存储器由包含多个存储单元的存储单元阵列(13)、输入/输出缓冲器(2)、命令提供单元(15)、地址提供单元(16)及地址译码器(12)组成。命令提供单元(15)响应测试方式信号(1a)，提供控制访问存储单元阵列(13)的命令。地址提供单元(16)根据命令提供地址(AAR₁-AAR_M+L)。地址译码器(12)根据地址(AAR₁-AAR_M+L)允许访问存储单元阵列(13)。当测试方式信号(1a)被激活时，命令提供单元(15)将命令置为预定内部命令。当测试方式信号(1a)未被激活时，命令提供单元(15)通过输入/输出缓冲器(2)接收外部命令，并将命令设置为外部命令。