一种基于TLK2711接口的高速数据传输系统

摘要

本实用新型涉及一种高速数据传输系统，具体涉及一种基于TLK2711的高速数据传输系统。以解决现有基于TLK2711接口的高速数据传输系统因时钟网络设计易出现误码的问题。采用2片晶振，其中1片晶振同时驱动两片TLK2711收发器，并同时与FPGA单元的时钟输入引脚相连，作为FPGA单元的输入时钟，其在FPGA单元内部作为向第一TLK2711收发器与第二TLK2711收发器发送数据进程单元的输出主时钟；另1片晶振仅与FPGA单元的工作时钟引脚直接相连，作为FPGA单元自身运行的主时钟；避免了直接采用FPGA单元内部锁相环直接产生的时钟作为TLK2711时钟，引起传输误码的问题。