一种适用于高速时钟场景的四相位时钟产生电路

摘要

本实用新型涉及一种适用于高速时钟场景的四相位时钟产生电路，属于集成电路设计技术领域。该四相位时钟产生电路由依次连接的50％占空比时钟产生电路、相位分离电路、对称输出的1/2倍频分频器及对称输入与门组成；所述相位分离电路由10个反相器组成。本实用新型电路几乎不受工艺角偏差和温度的影响，还可通过使用对称输入与门进一步降低四相位产生电路的系统相位误差，使其能以开环结构适用于高速时钟场景，不需要使用更复杂的闭环结构来实现高速时钟场景的要求；具有系统性延时误差更小、四相位时钟相位误差更小因而可以适用与高速时钟场景的优点。