一种基于PCI总线接口的高速存储缓冲结构

摘要

本实用新型涉及基于PCI总线接口的高速存储缓冲结构，包括依次连接的FIFO一级缓存单元、二级缓存单元和FIFO三级缓存单元，所述FIFO一级缓存单元的输入端接高速PCI总线，所述FIFO三级缓存单元的输出端接低速设备。本实用新型满足了高速通讯和低速设备兼容性问题，将高速数据流进行缓冲以满足低速设备的响应时间。