一种基于UVM的寄存器验证模型自动生成装置

摘要

本实用新型公开了一种基于UVM的寄存器验证模型自动生成装置，包括特殊寄存器和存储单元模型发生器、特殊寄存器和存储单元、激励自动发生器、驱动器、接收器、比较器和覆盖率统计器，其中，特殊寄存器和存储单元模型发生器，用于输入被测芯片的设计文档，并输出特殊寄存器和存储单元模型；特殊寄存器和存储单元，用于存储特殊寄存器和存储单元模型，标记特殊寄存器和存储单元的访问属性，用于自动测试的生成和比较。本实用新型采用了特殊寄存器和存储单元模型发生器，输入被测芯片设计文档，就会自动生成并输出特殊寄存器存储单元模型，能够自动化完成特殊寄存器和存储器单元访问测试，实现从输入设计文档到验证的自动化，保证验证结果正确性。