基于FPGA的可动态配置的FFT加窗装置

摘要

本实用新型涉及领域，提供一种基于FPGA的可动态配置的FFT加窗装置，以降低频谱泄漏的影响，该装置包括FPGA和窗函数生成模块，FPGA包括ROM单元、DSP乘法单元、地址计数状态机，窗函数生成模块与ROM单元连接，ROM单元与地址计数状态机连接，DSP乘法单元的一个输入端与ROM单元连接，DSP乘法单元的另一个输入端输入待加窗的IQ数据。本实用新型提出的加窗装置实现了FFT加窗，窗函数类型和点数可动态配置，具有更高效的加窗性能，而且该装置可以工作在高频时钟下，具有较高的稳定性和可靠性以及相对较低的功耗，极大的降低了FFT频谱泄漏带来的影响。