一种支持双时钟源输入的冗余式时钟电路

摘要

本实用新型提供一种支持双时钟源输入的冗余式时钟电路，属于时钟电路领域，其结构包括并联连接的两个部分，每个部分主要由时钟发生器、时钟Buffer发生器和时钟切换芯片3个部分组成；其中，时钟切换芯片设置有两块并分别与时钟Buffer发生器相连接，时钟Buffer发生器再与时钟发生器相连接。将目前电路系统的可靠性提升了100%，特别适合对冗余度有特殊需求的负责电路板设计。