一种用FPGA实现兼容多容量内存的控制器实现方法

摘要

本发明提供了一种用FPGA实现兼容多容量内存的控制器实现方法，将4×4GB的地址线第34位与4GB内存的行地址线A14相联系，兼容2GB内存；将4×4GB的地址线第34位与1GB内存的行地址线A14相联系，将4×4GB内存的地址线第33位与1GB内存的Bank数BA2相联系，兼容1GB内存。本发明有效地提高了内存控制器设计的灵活性及兼容性。