一种针对Mpeg－4编解码的低功耗SRAM帧缓冲结构

摘要

本实用新型公开了一种针对Mpeg－4编解码的低功耗SRAM帧缓冲结构，包括SRAM，还包括帧缓冲控制器，所述帧缓冲控制器由总线接口、SRAM控制逻辑、寄存器堆以及功耗控制部件构成，所述功耗控制部件用于将SRAM在工作闲时，置于低功耗状态。相对现有技术，本实用新型具有结构简单、节省能源、延长电池使用寿命的特点。