具有MUX模式的LUT结构及与其相配套的EDA优化方法

摘要

本发明公开了一种具有多路选择器模式的查找表结构及与其相配套的EDA优化方法。本发明是在传统LUT结构的基础上经过微小改动，复用传统LUT结构中天然存在的4选1MUX来提高实现MUX的逻辑利用率并减小电路延迟。本发明中与MLUT相配套的EDA优化方法采用MUX优化先于逻辑优化进行的新策略，优化方法基于MUX树进行，分为MUX分组、MUX树同构化、MUX树重构与映射三个步骤。优化方法最大限度的将MUX树映射至MLUT结构，以保证MLUT的使用效率。对比实验证实本发明可以大幅降低逻辑资源占用并提高电路时钟频率，同时兼具运行时间短，内存需求小的优点。