四加数二进制并行同步加法器

摘要

本发明公开了一种四加数二进制并行同步加法器，主要用于数字算术计算领域的数值计算，它由相同权值位数相加电路、进位综合电路和最终本位和产生电路组成，相同权值位数相加电路用于统计每个权值位原始加数中高电平或者低电平的个数，并在输出端以连续的高电平显示，同时根据其奇偶性选择两组开关中一组导通，以便为最终本位和产生电路提供两路电源；进位综合电路引入一阶进位线、二阶进位线和进3线，并通过开关对低位进位线进行选择来生成它们；最终本位和产生电路由进位线对来自相同权值位数相加电路的电源进行开关选择而获得最终本位和，本发明电路结构简单，设计规整，硬件开销少，易于扩展位数，且仅需要3个基本门电路的用时。