内存阵列以及在内存阵列中加速数据传输的方法

摘要

本发明公开了一种内存阵列以及一种用于在内存阵列中加速数据传输的方法。该内存阵列包含至少一对差动局部比特线、至少一对差动全域比特线、至少一栏选择信号线、至少一启动信号线以及局部感测加速器。该栏选择信号线用来将该对差动局部比特线充电至预定电压。该启动信号线用来于该对差动局部比特线的电压达到特定值时，将该对差动局部比特线耦接至该对差动全域比特线。该局部感测加速器耦接于该对差动局部比特线，用来决定该对差动局部比特线的该电压，且于该电压达到该特定值时，启动加速器信号线来栓锁该对差动局部比特线中的一比特线并且将另一比特线拉低。