一种FPGA可编程互连线的延时分析方法

摘要

本发明适用于超大规模集成电路技术领域，提供了一种FPGA可编程互连线延时分析的方法。在本发明的实施例中，将整个FPGA芯片的可编程互连线网络构建成了一个RC延时网络，并且在计算出所有路径的延时后，将每条路径的延时保存在该路径终端的节点上，这样在计算路径延时的时候，可以大大提高计算速度，降低了时序分析的复杂度。