一种适用于嵌入式系统的基于高速缓存的AES加速器

摘要

本发明属于集成电路设计技术领域，具体为一种适用于嵌入式系统的AES加速器。嵌入式系统由中央处理器、指令高速缓存、数据高速缓存、缓存控制器、总线接口部件、总线、外围存储器以及AES加速器组成；AES加速器输入密钥长度为128位，该AES加速器是基于对高速缓存并行查找的方式实现的，通过这种方式，不仅有效地减小了芯片的面积，而且加快了加解密运算的速度，在将查找表的数据以及最原始的输入导入cache的情况下，一次AES加/解密运算的时间约为50周期，吞吐率达到384Mbps。本发明能够较好地应用于手持设备中的嵌入式系统。