一种嵌入式自适应模糊微处理器的组成与结构

摘要

本发明提供一种嵌入式自适应模糊微处理器的电路结构及运算方法。该微处理器由模糊逻辑功能部件和二值逻辑功能部件结合而成。它主要包括自适应算术逻辑运算器、通用/专用寄存器组、控制器、定时器/计数器、Cache(或EPROM)、程序计数器、数模转换器、判别寄存器、比较器、控制门及脉冲源/启停/分频电路等有关功能部件。该嵌入式自适应模糊微处理器既可直接对任意R进制数据进行加、减法算术运算，又可直接对任意R值数据进行逻辑运算，还可直接对任意模拟信号进行加减运算和逻辑运算。