使用串行I/O脉冲串选通的低功率串行器/解串器体系结构

摘要

本发明公开了一种具有灵活设计的串行器/解串器，该设计允许在计算机系统之间发送数据流，在该计算机系统中通过将串行器/解串器置于待机，数据发送之间的低功率模式下，功率耗散得到了显著地减少。字数据被分帧并且连同时钟脉冲一起发出，该时钟脉冲规定了何时可以可靠地接收位。高速率，典型地，CTL逻辑用于传输线驱动器以及与时钟脉冲一起，数据字比计算机系统能够给串行器/解串器发送下一个字更快地发出。所公开的串行器/解串器给字分帧并且检测字终端，随之系统被置于待机模式。另外，串行器/解串器可以被置于主/从布局，其中从体能够被安排来使用主体的时钟以将字数据位发送回给主体。