电子电路基板的关于电源噪声抑制的设计妥当性验证方法

摘要

提供一种电子电路基板的关于电源噪声抑制的设计妥当性验证方法。关于印刷布线基板上的第i个(i＝1～n)LSI，将输入阻抗特性表示为Zlsi[i]，将从印刷布线基板整体中除去了所述第i个LSI后的特性、并且是从所述第i个LSI的安装位置观察时的反射阻抗特性表示为Z11[i]，则从印刷布线基板向所述LSI输入的输入电压Vin[i]由Vin[i]＝VDD-Zlsi[i]×VDD/(Zlsi[i]+Z11[i])给出，判定反射电压Vr[i]＝Vin[i]×(Zlsi[i]+Z11[i])/(Zlsi[i]-Z11[i]是否满足|Vr[i]|≤ΔV(电源变动允许范围)来验证设计妥当性。