一种低开销的高速加法器瞬态故障自动校正电路

摘要

组合逻辑中的瞬态故障成为VLSI电路设计的重要挑战。作为组合逻辑的一种典型元件，加法器广泛应用于运算单元中。本发明公开了一种低开销的高速加法器瞬态故障自动校正电路。该结构通过开发加法器电路中大量存在的固有硬件冗余和时间冗余，以较低的开销实现高速加法器中瞬态故障的自动校正，显著降低了容错的面积和性能开销；通过将基于C单元的故障校正技术与固有的硬件冗余和时间冗余相结合，进一步增强了加法器的瞬态故障校正能力。所提出的加法器与其它结构相比具有更佳的面积-延时开销折中。