硬件协助处理器间的沟通

摘要

一种外部记忆体快进快出(xFIFO)装置，耦接至外部记忆体及注册汇流排。xFIFO装置包含xFIFO引擎、读取式直接记忆体存取(rDMA)引擎、写入式直接记忆体存取(wDMA)引擎、第一虚拟FIFO模块及第二虚拟FIFO模块。xFIFO装置自注册汇流排接收快进快出指令并产生读取DMA指令及写入DMA指令。wDMA引擎自xFIFO引擎接收写入DMA指令并传送进来的资料至外部记忆体。rDMA引擎自xFIFO引擎接收读取DMA指令并自外部记忆体预取快进快出资料。wDMA引擎及rDMA引擎透过第一虚拟FIFO模块及第二虚拟FIFO模块达到彼此同步。